Micron promete DDR6 com o dobro de banda da DDR5 e mostra roadmap até 2030

A Micron mostrou o que vem depois da DDR5. Em um webinar de tecnologia para investidores na quarta-feira (21/10), a fabricante disse que a DDR6 para servidores terá mais do que o dobro da largura de banda da DDR5 e que a LPDDR6, voltada a celulares e data centers, terá eficiência energética mais de 35% melhor que a da LPDDR5.

A apresentação, de 33 páginas, traz uma ressalva importante: os ganhos de desempenho são metas, e um módulo RDIMM de 1 TB citado pela empresa é "uma capacidade, não um compromisso de produto". Ou seja, são objetivos de engenharia, não especificações finais.

DDR6, LPDDR6 e o nó 1δ

Os números de DDR6 e LPDDR6 aparecem num slide sobre a próxima geração de DRAM para IA, ao lado do RDIMM de 1 TB. A Micron não deu datas de lançamento dessas memórias. Segundo a Adrenaline, a comercialização da DDR6 deve ficar para 2028 ou 2029, e o padrão ainda não foi finalizado pela JEDEC, entidade que define as especificações de memória.

Imagem: Micron

A base disso é o nó 1δ (1-delta), que a Micron chama de "a DRAM mais avançada do mundo". Ele deve entrar em produção em volume no segundo semestre de 2027, nos EUA, com densidade de bits cerca de 25% maior que a do atual 1γ. Depois vêm o 1ε, com wafer bonding, e os nós ζÅ e ηÅ, que usam litografia High-NA EUV. A empresa também desenvolve DRAM 3D e descartou a arquitetura 4F², que, segundo ela, "não tem caminho viável de escala".

Também na lista está a NAND G11, com mais de 400 camadas, prevista para o segundo semestre de 2027 e com cerca do dobro da densidade da geração G9.

HBM até 2030 e memória sobre o processador

Na área de memórias para IA, a Micron diz que um único empilhamento de HBM4 chega a 2,8 TB/s, e que cerca de 100 deles equivalem a toda a banda internacional de internet do mundo. O roadmap até 2030 passa por HBM4E, HBM5, HBM5E e HBM6, com versões personalizadas a partir da HBM4E.

Imagem: Micron

A novidade é a vHBM, a HBM vertical, em que a memória fica empilhada diretamente sobre o chip de processamento, e a vEIM, uma memória vertical para inferência em dispositivos, com meta de 2 TB/s gastando menos de 1 pJ por bit na primeira geração. Tudo isso chega num momento em que o CEO da Micron já prevê falta de memória ainda pior em 2027 e 2028, o que ajuda a explicar a pressa em ampliar capacidade.

Fonte: Micron